Extended Resource Domain Controller (XRDC)

1. 芯片特定的XRDC信息

1.1. XRDC 实例

该芯片包括两个XRDC实例：

• XRDC_0：系统实例（System instance）
• XRDC_1：加速器子系统实例（Accelerator subsystem instance）

以下功能对两个实例都是通用的：

• 内存区域控制器 (MRC) 和外围访问控制器 (PAC) 为您提供了在写访问评估中包含硬件信号量的选项。
• 每个XRDC都没有自己的中断。
• 对于Cortex-M7内核，访问冲突会触发硬故障异常（Hard Fault exception）。
• 对于Cortex-A53内核，访问冲突会触发数据中止异常（Data Abort exception）。

在这一章节中：

• SDAC和MRC是可互换的术语。
• PDAC和PAC是可互换的术语。

2. 芯片特定的XRDC_0信息

2.1. XRDC_0子模块

XRDC_0由多个子模块组成。 此章节总结了子模块配置的详细信息：

• MDAC配置
• MRC配置
• PAC配置

全局XRDC配置定义了八个域，每个域都有一个固定的域编号。域0可以提供对资源的访问。未实现的域不提供对资源的访问，并且您无法对其进行写入。

其他全局配置包括以下信息：

• 进程标识符 (PID) 宽度定义低 6 位。
• 存储器区域描述符开始和结束地址评估中包含的低位地址位的实现数量为20h。
• 起始地址中的低地址位被读取为0，您不能对其进行写入。在结束地址中，它们被读取为1，您不能对其进行写入。

2.2. MDAC配置

对于除Cortex-A53之外的所有主域分配控制器 (MDAC)，DID和DID_in的默认值为0。有关 Cortex-A53 MDAC 的更多信息，请参阅本章的“缓存一致性互连 (CCI)”部分。